我也遇到了这个问题，请问解决了吗？

在主核对一段连续的数据进行simd_store操作时，L2cache脱靶严重，在对384kb的连续空间simd_store时，统计L2cache平均脱靶50次，请问这是正常的吗？

好的，知道了，多谢！

这个问题是正常的问题吧。。。希望组委会回答一下

貌似应该都是verlet

请问优化具体是做哪一块的优化？